Lab III
(Análisis y Diseño Parqueo)

Alex Rafael Soriano Severino
Mecatronica
ITLA
La Caleta, Santo Domingo
20240684@itla.edu.do

En resumen— En esta práctica se trabajó con compuertas lógicas básicas (AND, OR y NOT) para implementar un sistema combinacional que gestiona cuatro parqueos mediante sensores digitales. El objetivo fue diseñar una tabla de verdad que asegurara la condición de encender únicamente un LED a la vez, indicando al conductor cuál parqueo disponible debe ocupar. Se elaboraron los mapas de Karnaugh para simplificar las funciones lógicas, se representaron tanto en forma de min-términos como de max-términos, y se construyó el diagrama lógico correspondiente en Multisim. Posteriormente, se implementó el circuito en Verilog utilizando descripción estructural dentro del entorno GoWin, instanciando compuertas y validando su comportamiento mediante simulación y osciloscopio digital. Finalmente, se comprobó que la tabla de verdad teórica coincide con los resultados experimentales y que el sistema cumple con la restricción de un solo LED encendido a la vez.

Abstract— In this practice, basic logic gates (AND, OR, and NOT) were used to implement a combinational system for a four-parking-slot management application. The goal was to design a truth table ensuring that only one LED turns on at a time, indicating which parking slot is available. Karnaugh maps were used to simplify the logic functions, which were then expressed in both minterms and maxterms. The corresponding logic diagram was developed in Multisim, and the circuit was implemented in Verilog using a structural description approach within the GoWin IDE. The system was simulated and tested with a digital oscilloscope to verify the theoretical truth table. Results confirmed that the system behaves as expected and satisfies the one-hot LED condition.

Palabras claves— Electrónica digital, compuertas lógicas, circuito combinacional, tabla de verdad, Verilog estructural, simulación FPGA.

I. INTRODUCCION

En esta práctica se diseñó y analizó un circuito lógico combinacional que representa un sistema de parqueos digitales. El objetivo principal fue aplicar conocimientos de álgebra booleana y compuertas básicas para construir un circuito que, a partir de tres sensores de ocupación, indique mediante un único LED cuál parqueo se encuentra libre. Se buscó cumplir la condición de "un solo LED encendido a la vez" para garantizar claridad en la señalización.

El diseño contempló los pasos de: construcción de la tabla de verdad, simplificación con mapas de Karnaugh, obtención de funciones en min-términos y max-términos, simulación en Multisim y posterior implementación estructural en Verilog dentro del IDE GoWin. Con este enfoque, el estudiante experimenta el ciclo completo de diseño, simulación y verificación de un sistema digital real sobre FPGA.

II. MARCO TEÓRICO

A. Compuertas Lógicas

Las compuertas lógicas son bloques fundamentales de la electrónica digital. Cada compuerta realiza una función booleana básica:

- **AND (Y):** su salida es 1 únicamente cuando todas sus entradas son 1.
- **OR (O):** su salida es 1 cuando al menos una entrada es 1.
- **NOT (NO):** invierte el estado de la entrada (0 a 1, 1 a 0).

Estas compuertas se implementan en circuitos integrados como la familia 74HCxx o equivalentes, y permiten construir sistemas lógicos combinacionales y secuenciales.

B. Tabla de Verdad

La tabla de verdad es una herramienta que muestra todas las posibles combinaciones de entradas y las salidas resultantes. Es esencial para diseñar, verificar y comprobar el comportamiento de un circuito lógico.

C. Circuitos Combinacionales

Un circuito combinacional es aquel en el que las salidas dependen únicamente de las entradas actuales, sin necesidad de memoria o almacenamiento. Estos circuitos son empleados en sistemas de decisión, control y procesamiento digital.

III. MONTAJE EXPERIMENTAL

El proceso de montaje se realizó en tres fases:

1. **Diseño lógico:** se elaboró la tabla de verdad con tres entradas (sensores S2, S1, S0) y tres salidas (LED2, LED1, LED0). Se aplicaron mapas de Karnaugh para simplificar las expresiones lógicas.

2. **Simulación en Multisim:** se implementaron las funciones con compuertas AND, OR y NOT, verificando que cada combinación de entradas cumpliera la condición de un solo LED encendido.

3. **Implementación en FPGA (GoWin IDE):** se escribió el código en Verilog estructural, creando módulos de compuertas e instanciándolos dentro de un módulo principal. La simulación con osciloscopio digital permitió observar la secuencia de activación de los LEDs para cada patrón de sensores.


Funcionamiento del circuito:

El sistema diseñado controla cuatro parqueos mediante sensores que indican si cada espacio está ocupado (1) o libre (0). A partir de estas entradas, el circuito enciende un único LED que informa la disponibilidad de forma clara:


- **LED1** se activa cuando hay exactamente un parqueo libre (sin importar cuál).
- **LED2** indica cuando hay dos parqueos consecutivos libres.
- **LED3** se enciende si existen tres consecutivos libres.
- **LED4** se activa únicamente cuando los cuatro espacios están libres.

Si todos los sensores marcan ocupado, o existe una combinación que no cumpla con lo antes mencionado, ningún LED se enciende. De esta forma, el sistema asegura que las salidas sean mutuamente exclusivas y que siempre se muestre solo una condición de disponibilidad, evitando confusiones en la interpretación.

Diseño lógico (MULTISIM):




Físico:



IV. ANÁLISIS Y/O CÁLCULOS


Aquí calcularemos todos los datos solicitados en la práctica:

A. Tabla de Verdad Teórica



A	B	C	D	S1	S2	S3	S4
0	0	0	0	0	0	1	0
0	0	0	1	0	1	0	0
0	0	1	0	1	0	0	0
0	0	1	1	1	0	0	0
0	1	0	0	1	0	0	0
0	1	0	1	0	0	0	0
0	1	1	0	0	0	0	0
0	1	1	1	0	0	0	1
1	0	0	0	0	1	0	0
1	0	0	1	1	0	0	0
1	0	1	0	0	0	0	0
1	0	1	1	0	0	0	1
1	1	0	0	1	0	0	0
1	1	0	1	0	0	0	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	0

B. Mapas de Karnaugh



S1


AB \ CD	00	01	11	10
00	0	0	1	1
01	1	0	0	0
11	1	0	0	0
10	0	1	0	0

S2

AB \ CD	00	01	11	10
00	0	1	0	0
01	0	0	1	0
11	0	0	0	0
10	1	0	0	0

S3


AB \ CD	00	01	11	10
00	1	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0



S4

AB \ CD	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	1	0	1
10	0	0	1	0

C. Funciones Lógicas




Minterminos (SOP)

S1: $B\bar{C}\bar{D} + A\bar{B}\bar{C}D + \bar{A}\bar{B}C$

S2: $A\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D$

S3: $\bar{A}\bar{B}\bar{C}\bar{D}$

S4: $AB\bar{C}\bar{D} + \bar{A}\bar{B}CD + A\bar{B}CD + AB\bar{C}\bar{D}$



D. Programación en Gowin con verilog

```
module AVALAIBLE_PARKING(
    // Inputs and outputs declaration
    input A,B,C,D,
    output S1,S2, S3 ,S4
);

    //Wires Declaration
    wire nwA, nwB, nwC, nwD; //not wires

    wire ow1, ow2, ow3, ow4, ow5, ow6, ow7,
         ow8, ow9, ow10, ow11, ow12, ow13,  //OR wires
         ow14, ow15, ow16, ow17, ow18, ow17_aux;

    wire aw1, aw2, aw3, aw4, aw5, aw6, aw7, //AND wires
         aw8, aw9, aw10, aw11, aw12;

    //NOT module declaration
    NOT1 IC_NOT(
         .NE1(A),                // not 1
         .NE2(B),                // not 2
         .NE3(C),                // not 3
         .NE4(D),                // not 4

         .NS1(nwA),
         .NS2(nwB),
         .NS3(nwC),
         .NS4(nwD)
    );

    //OR module declaration
    // IC1
    OR1 IC_OR1(
        .OE1(nwB),.OE2(nwD),    // or 1
        .OE3(nwB),.OE4(nwC),    // or 2
        .OE5(nwA),.OE6(nwC),    // or 3
        .OE7(B),.OE8(C),        // or 4

        .OS1(ow1),
        .OS2(ow2),
        .OS3(ow3),
        .OS4(ow4)
    );


    //IC2
    OR2 IC_OR2(
        .OE1(A),.OE2(C),        // or 5
        .OE3(ow4),.OE4(D),      // or 6
        .OE5(ow5),.OE6(nwD),    // or 7
        .OE7(A),.OE8(D),        // or 8

        .OS1(ow5),
        .OS2(ow6),
        .OS3(ow7),
        .OS4(ow8)
    );

    //IC3
    OR3 IC_OR3(
        .OE1(nwA),.OE2(nwD),    // or 9
        .OE3(A),.OE4(B),        // or 10
        .OE5(A),.OE6(C),        // or 11
        .OE7(B),.OE8(C),        // or 12

        .OS1(ow9),
        .OS2(ow10),
        .OS3(ow11),
        .OS4(ow12)
```

E. Diagrama de Tiempo



V. Conclusion

La práctica permitió comprobar de manera experimental el funcionamiento de compuertas lógicas básicas y su aplicación en un sistema real de control de parqueos. Se logró implementar un circuito combinacional que cumple con la restricción de encender únicamente un LED a la vez, asegurando un comportamiento determinista.

La simulación en Multisim facilitó la verificación previa del diseño, mientras que la implementación en Verilog estructural en FPGA reforzó la comprensión de la relación entre teoría, compuertas y hardware digital. La comparación de la tabla de verdad teórica con el diagrama de tiempo experimental mostró coherencia total entre diseño y práctica.

En general, esta práctica reforzó la importancia de los métodos de simplificación booleana, la utilidad del diseño estructural en Verilog y la aplicación de compuertas digitales en sistemas combinacionales de control.

VI. Referencias

https://en.wikipedia.org/wiki/Digital_electronics
https://naylampmechatronics.com/blog/39_resistencias-pull-up-y-pull-down.html
https://es.wikipedia.org/wiki/Sistema_de_numeraci%C3%B3n
https://es.wikipedia.org/wiki/C%C3%B3digo_binario
https://es.slideshare.net/slideshow/sistemas-de-codigos-en-la-electronica-digital/158426000